AI のニュースではよく「TSMC の CoWoS 生産能力がまた奪い合いに」と言われる。だが、CoWoS が何なのか、そしてなぜ一つのパッケージング技術が AI チップ全体の出荷を止められるのかを、きちんと説明できる人は少ない。

この記事は AI ハードウェアサプライチェーン総まとめ の第3関門を深掘りした版で、わかりやすい言葉で一度に説明する。

CoWoS とは？一言と一つのたとえで

CoWoS の正式名称は Chip on Wafer on Substrate、TSMC の 2.5D 先端パッケージング技術だ。1個の GPU チップと複数の HBM 広帯域メモリを、同じ「インターポーザー（interposer）」の上に密着させて置き、それを基板に固定して、1つの大型 AI アクセラレーターモジュールに組み上げる。

CoWoS の断面イメージ：GPU チップの両側に HBM メモリが並び、すべて 1 枚のインターポーザーの上に載っている。インターポーザー内部の細かい配線が GPU と HBM をつなぎ、インターポーザーは基板に、基板は回路基板に固定されている。左側に CoW と WoS の 2 つの工程を示している。
CoWoS では GPU と HBM を同じインターポーザーの上に並べ、内部の細かい配線で密につないだうえで、基板と回路基板に載せる。

たとえてみよう。従来のパッケージングは、チップとメモリをそれぞれ別に組み立て、回路基板の配線でつなぐ。CoWoS は、何個かのレゴブロックを同じ土台に貼り付けるようなもので、両者をほとんど触れ合うほど近づける。

なぜそこまで手間をかけるのか。運ぶデータ量が大きすぎるからだ。Nvidia の Rubin を例にとると、GPU 1個と HBM4 の間の帯域幅は毎秒 19.2 TB に達する。回路基板の配線では距離が長すぎて、信号が減衰し、速度も落ちる。一言で覚えるなら、CoWoS は GPU とメモリを「顔を突き合わせて働かせる」技術だ。

先端パッケージングと CoWoS の関係

先端パッケージングは大きなカテゴリーで、複数のチップをごく近くに並べる（2.5D）か、直接積み重ねる（3D）やり方の総称だ。CoWoS はそのなかで、TSMC が AI 向けの大型チップのために作った 2.5D 版である。

CoWoS は3種類に分かれる。CoWoS-S は1枚まるごとのシリコンインターポーザーを使う。CoWoS-R はポリマーと銅配線でできた再配線インターポーザーを使う。CoWoS-L は再配線インターポーザーに局所シリコンブリッジを埋め込み、大きな面積と高密度の接続を両立させる。

コアデータのスナップショット

TSMC は CoWoS の月産能力を公表していない。下の表はすべて調査会社やメディアによる推計値なので、成長の傾きだけを見てほしい。

時点TSMC CoWoS 月産能力（ウエハー枚数）出典の性質
2025年末約7万枚メディア推計
2026年末約13万〜14万枚（報道によって12万〜14万枚の幅）メディア推計
2027年約20万〜22万枚メディア・機関投資家の推計
2028年末約26万枚メディア推計

なぜ CoWoS が AI サプライチェーン全体を詰まらせるのか

高性能 AI チップはほぼすべて CoWoS か類似のパッケージングを使う。Nvidia の Blackwell、2026年に量産入りした Rubin、Google の TPU もそうだ。ウエハーも HBM もそろっていても、パッケージングのラインに入れなければ、チップはやはり出荷できない。

TSMC の魏哲家（C.C. Wei）会長は2026年7月の決算説明会で、パッケージングの生産能力は逼迫し「すでに顧客の成長を制約している」と述べた。調査会社 TrendForce は、この種のパッケージングの不足が緩み始めるのは2027年になってからだと推計している。

誰が作れるのか？TSMC と後工程会社の分業

CoWoS という名前は、実は2つの工程を表している。まずチップをインターポーザーに接合し（CoW）、次にそれを基板に接合する（WoS）。TSMC が圧倒的な主力だ。

需要が満杯になると、TSMC は一部の工程を後工程会社に任せる。以前の外注は主に後段の WoS だった。2026年には、TSMC が前段の CoW も ASE などに外注を広げたとメディアが報じたが、TSMC は認めていない。ASE 傘下の SPIL は2026年8月に雲林県斗六で CoWoS の新工場に着工し、第1期は2028年の稼働を予定している。

Intel も自社の EMIB-T パッケージングで市場を狙っている。2027年に顧客の量産を支援するとしているが、顧客名は明かしていない。この分業の線は「先端パッケージング関連銘柄」を理解する出発点になる。本記事は投資判断を行わない。

なぜ台湾がこの鎖の中心に立つのか

CoWoS の主力生産能力は台湾に集中している。高性能 AI チップは、まず TSMC の先端プロセスで製造され、続いて CoWoS で封止される。もっとも詰まりやすい2つの工程が、同じ島に集まっているのだ。

米国での展開は始まったばかりだ。TSMC は2026年6月に Amkor と10年契約を結び、アリゾナで Amkor の先端パッケージングとテストのサービスを調達する。Reuters の報道によれば、TSMC の幹部は2029年までにアリゾナで CoWoS の能力を構築すると述べた。それまでは、台湾からの供給がいったん途絶えれば、短期間で同じ規模の代替生産能力を見つけるのは難しい。

これから何を見るか：より大きな CoWoS、ガラス基板、パネルレベルパッケージング

第一に、CoWoS はさらに大型化する。TSMC によれば、5.5 倍レチクルサイズの CoWoS はすでに生産中で、14倍版は2028年の量産を見込む。1個のパッケージに約10個の演算チップと20個の HBM を載せられるようになる。

第二に、ガラス基板だ。従来の有機基板をガラスに置き換える。業界団体 SEMI は2028年までは実質的な量は見込みにくいとみており、Intel もまだ量産時期を公表していない。

第三に、パネルレベルパッケージング（TSMC は CoPoS と呼ぶ）だ。パッケージングを円形のウエハーから四角いパネルへ移し、一度により多くを作る。メディアの報道では、TSMC 初のラインは2026年8月に嘉義で完成し、試験生産は2027年、量産は2028年ごろの見込みだ。

これらはいずれも短期で CoWoS を置き換えるものではなく、むしろ後を継ぐ控えの世代に近い。

小企鵝（Penchan）のまとめ

今回の AI 競争では、「誰が CoWoS の生産能力を確保できるか」が、「誰のチップ設計が強いか」よりも先に出荷量を決めることがある。サプライチェーンのボトルネックを見るほうが、製品発表会を見るよりも早く風向きを読めることが多い。そして、このボトルネックの主力は台湾にある。

同じく逼迫しているメモリについては HBM とは を、鎖全体の8つの関門については AI ハードウェアサプライチェーン総まとめ を参照してほしい。