新闻常说「台积电 2 纳米量产」「英特尔抢进 GAA」，但 2 纳米真的有 2 纳米那么小吗？GAA 又是什么？
这篇把先进制程讲明白：制程节点的真正意思、晶体管怎么进化、各家走到哪一步，以及为什么越先进越贵。它是 晶圆代工那一关 的进阶版。
制程节点是什么？
3 纳米、2 纳米，并不是芯片里某个部件真的只有 3 或 2 纳米宽。
早年节点数字大致对应晶体管的尺寸，走到 10 纳米以下就脱钩了。现在它是「技术世代」的名称，代表一整组进步：更快、更省电、晶体管更密。所以后来才会出现 A16、A14 这种以「埃」（0.1 纳米）命名的世代。
一代大概进步多少？以台积电 A14 为例，官方目标是比 2 纳米同功耗快 10-15%，或同速度省 25-30% 的电。
核心数据快照
| 世代 | 进度 | 来源 |
|---|---|---|
| 台积电 N2（2 纳米） | 2025 年第 4 季度量产；2026 年第 2 季度占晶圆营收 3% | 台积电官方 |
| 台积电 N2P | 规划 2026 下半年量产 | 台积电官方 |
| 台积电 A16（背面供电） | 已完成开发验证，2026 年第 4 季度量产；台积电尚未正式宣布 | 产业报道（2026 年 8 月） |
| 台积电 A14／A12 | A14 2028 年量产；A12（A14 加背面供电）2029 年 | 台积电官方（2026 年 7 月） |
| 三星 2 纳米（SF2） | 2025 年起量产，第二代规划 2026 下半年放量 | 三星官方 |
| 英特尔 18A／14A | 18A 已在多款产品量产；14A 2027 下半年试产、2028 年量产 | 英特尔官方（2026 年 7 月） |
晶体管的进化：平面 → FinFET → GAA
芯片变强，靠的是晶体管（控制电流通断的微小开关）越做越小。但越小越容易漏电，结构只好跟着进化。
平面晶体管：栅极只从上方控制电流，缩小后控制不住、漏电严重。FinFET：把沟道立成一片「鳍」，栅极包住三面，用了好几个世代。GAA（环绕栅极）：沟道改成一层层水平的纳米片，栅极四面包住，漏电更少、同面积塞更多。三星在 3 纳米就先用 GAA，台积电从 2 纳米开始。
打个比方：平面像用一只手从上面按住水管，FinFET 像用手掌包住三面，GAA 则整圈套住。
2 纳米与 GAA：现在走到哪
2 纳米是三大厂都改用 GAA 的世代。台积电 2 纳米已量产，但 2026 年第 2 季度只占晶圆营收 3%，3 纳米约三成才是主力。
2026 年 9 月起，2 纳米开始进入旗舰手机：苹果 A20 Pro 标明采用 2 纳米制程（苹果未公开代工厂）；联发科天玑 9600 Pro 用台积电 2 纳米；据 TechRadar 报道，高通发言人证实 Snapdragon 8 Elite Gen 6 也采用台积电 2 纳米。
三星与英特尔都已量产，英特尔更在部分 Panther Lake 芯片上用了 High-NA EUV。性能数字多是目标，良率与客户采用才是胜负手。
背面供电：2 纳米之后的下一招
传统芯片的供电线和信号线都挤在晶体管上方，越先进越拥挤。背面供电（backside power）把供电网络移到芯片背面，正面留给信号线，降低干扰、提升性能与密度。
英特尔的 PowerVia 已随 18A 量产；台积电的「超级电轨」（Super Power Rail）用在 A16，2029 年的 A12 也会导入。
为什么越先进越贵越难
先进制程同时吃三样硬资源。
一是设备：要用 ASML 的极紫外光（EUV）光刻机，一台动辄数亿美元。下一代 High-NA EUV（分辨率更高的 EUV）更贵，台积电规划 2030 年起才用于量产（细节看 ASML 那一关）。二是良率：新结构要花很久才能把良品率拉上来。三是设计生态：越先进，设计工具与规则越复杂。
这些成本最后反映在晶圆价格上。据韩媒 ChosunBiz 2026 年 9 月报道，2 纳米一片晶圆约 3 万美元，3 纳米约 2 万美元。
台湾的角色
台湾是最先进逻辑制程的量产基地。台积电 2 纳米先在台湾量产，2026 年 7 月表示未来几年还要在台湾兴建 13 座先进制程与封装厂；美国亚利桑那的 2 纳米／A16 厂则规划在 2030 年前量产。
这呼应 晶圆代工那一关 讲的集中现象：新制程需要研发、设备、人才紧密配合，所以最先进的世代通常先落在台湾。
小企鹅的总结
先进制程的竞赛，关键是用够高的良率大量生产。
微缩越来越贵、越来越难，但仍是 AI 芯片性能的根本来源之一。谁能稳定量产最先进制程，谁就握住 AI 算力的上游。
想看代工格局，回头看 晶圆代工；想看制程背后的设备，看 ASML；想看封装怎么接棒，看 先进封装；想看整条链，回到 供应链总览。